技術ブログ
動画シリーズの記事版です。G2 とオープンソース EDA で実際のチップ設計フローを一歩ずつ、数値とともに解説します。
G2 入門：ダウンロードからサインオフタイミングまで
G2 のインストール、Nangate45 デモプロジェクトの構築、Yosys・OpenROAD・OpenRCX・OpenSTA による gcd の実行、DDM によるデータ追跡、実行結果の比較、tpath によるタイミングデバッグ、AI アシスタントによるフロー実行。全 8 エピソードの動画シリーズの記事版です。
RISC-V RTL-to-Signoff：RTL からサインオフまで
G2 とオープンソース EDA で、本物の RISC-V コア（lowRISC Ibex、命令キャッシュ有効、SRAM マクロ 4 個）を sky130 で RTL からサインオフまで。タイミングドリブンな Yosys 論理合成、OpenROAD の init から finish、OpenRCX と OpenSTA。全 12 エピソードの動画シリーズの記事版です。
RISC-V SoC: ブロックからチップへ
G2 とオープンソース EDA（Yosys、OpenROAD、OpenRCX、OpenSTA）で lowRISC Ibex demo system を sky130 チップにします。RAM マクロ、PLL、パッドリング、ハードマクロ、論理合成、配置配線、サインオフ。全 13 エピソードの動画シリーズの記事版です。
RISC-V フリップチップ：パッドからバンプへ
G2 とオープンソース EDA で sky130 の RISC-V SoC をワイヤーボンドからフリップチップに変えます。代用の RDL 層とバンプ、エリア IO、電源バンプと IR ドロップ、ホールド修正とサインオフ、そしてワイヤーボンドチップとの比較。全 8 エピソードの動画シリーズの記事版です。
Earlgrey in G2
113 万セルの RISC-V SoC である OpenTitan Earlgrey を、オープンソース EDA で RTL からサインオフタイミングまで。G2 で管理し、Claude Code とともに進めました。記事 6 本と動画 13 本で、フラット対階層、データに基づくフロアプラン、アップストリームで修正した OpenROAD のバグ 2 件、そしてノートパソコン 1 台でのコストを紹介します。