기술 블로그

동영상 시리즈의 글 버전입니다. G2와 오픈소스 EDA로 실제 칩 설계 흐름을 단계별로, 수치와 함께 설명합니다.

G2 시작하기: 다운로드부터 사인오프 타이밍까지

G2 설치, Nangate45 데모 프로젝트 만들기, Yosys·OpenROAD·OpenRCX·OpenSTA로 gcd 실행, DDM으로 데이터 추적, 실행 결과 비교, tpath로 타이밍 디버깅, AI 어시스턴트로 흐름 실행까지. 8편 동영상 시리즈의 글 버전입니다.

RISC-V RTL-to-Signoff · 12편

RISC-V RTL-to-Signoff: RTL에서 사인오프까지

G2와 오픈소스 EDA로 실제 RISC-V 코어(lowRISC Ibex, 명령어 캐시 사용, SRAM 매크로 4개)를 sky130에서 RTL부터 사인오프까지. 타이밍 드리븐 Yosys 합성, OpenROAD init부터 finish까지, OpenRCX와 OpenSTA. 12편 동영상 시리즈의 글 버전입니다.

RISC-V SoC · 13편

RISC-V SoC: 블록에서 칩으로

G2와 오픈소스 EDA(Yosys, OpenROAD, OpenRCX, OpenSTA)로 lowRISC Ibex demo system을 sky130 칩으로 만듭니다. RAM 매크로, PLL, 패드 링, 하드 매크로, 합성, 배치 배선, 사인오프. 13편 동영상 시리즈의 글 버전입니다.

RISC-V 플립칩 · 8편

RISC-V 플립칩: 패드에서 범프로

G2와 오픈소스 EDA로 sky130 RISC-V SoC를 와이어 본드에서 플립칩으로 바꿉니다. 대체 RDL 층과 범프, 에어리어 IO, 전원 범프와 IR 드롭, 홀드 수정과 사인오프, 그리고 와이어 본드 칩과의 비교. 8편 동영상 시리즈의 글 버전입니다.

Earlgrey in G2 · 6편

Earlgrey in G2

113만 셀의 RISC-V SoC인 OpenTitan Earlgrey를 오픈소스 EDA로 RTL부터 사인오프 타이밍까지 진행했습니다. G2로 관리하고 Claude Code와 함께 만들었습니다. 글 6편과 동영상 13편: 플랫 대 계층, 데이터로 만든 플로어플랜, 업스트림에서 고친 OpenROAD 버그 두 개, 그리고 노트북 한 대에서 드는 비용.